由于存儲器設計日趨復雜和緊湊，數據速率越來越高，使用BGA探頭探測DDRDRAM越來越受歡迎并已成為一種需求。DDR3和DDR4數據速率從800MT/s增加到約3200MT/s。存儲器系統設計人員正極為關注當前BGA探測設計能否滿足高帶寬要求，以實現*的信號保真度。信號保真度對于根據JEDEC規范進行DDR一致性測量非常重要。此外，存儲器設計人員還需進行信號完整性測量以完成裕量測試。而且，消除DDRBGA探頭探測效應后的裕量可用于設計中容限更低的元器件。本文將介紹一種新的、可擴展DDRBGA探頭帶寬的探頭校正方法，以增加信號完整性測試的裕量，并zui大程度降低DDRBGA探頭引起的誤差。
　　
　　存儲器系統設計現已呈現出封裝變小、容量增大及功耗降低的趨勢。設計越來越緊湊，而數據傳輸速率則由DDR3提高到DDR4。這需要尺寸更小的嵌入式電路板設計，意味著將在更小的電路板空間上放置觸點或連接器以探測關鍵的DDR信號(時鐘、選通和數據)，進而完成驗證和測試。對于設計人員來說，探測已經成為一項挑戰性的任務。在不合適的位置進行探測會導致反射和測量結果失真。在系統中誤放置探頭會增加系統負荷及影響信號保真度，并將導致轉換速率、上升時間、建立和保持時間等測量誤差。為幫助克服這一探測挑戰，工程師目前采用DDRBGA探測。DDRBGA探頭所設計的獨占空間(KOV)很小，在尺寸上與DRAM十分接近，并可支持示波器訪問存儲器件DRAM中的信號，以進行信號完整性測量(圖1)。這一使用模式要求將BGA探頭焊接到系統上，以及將DRAM焊接到BGA探頭上。焊接需要通過BGA返修臺完成。BGA探頭兩端的示波器焊盤提供示波器與焊入式探頭的連接。
　　
　　DDRBGA探頭支持接近2GHz的標稱帶寬。BGA探頭需要接近8GHz的帶寬，以支持DDR3和DDR4達1600MT/s以上的數據速率。使用探頭校正方法稍加補償之后，BGA探頭便能糾正由探頭損耗特性引起的幅度和帶寬損耗。BGA探頭導致的損耗在高數據速率(1600MT/s以上)探測時更為明顯。以前的探頭校正方法允許用戶通過波形變換軟件在示波器中應用傳遞函數，以便對BGA探頭進行補償。可以利用BGA探頭和焊入式探頭的S參數文件構建傳遞函數文件，BGA探頭的S參數文件可以通過矢量網絡分析儀(VNA)、時域反射計(TDR)或仿真軟件直接測量獲得。該方法十分，但要求用戶熟悉測量設備或仿真工具及轉換軟件。
　　
　　使用示波器的探頭校正方法支持用戶對DDRBGA探頭進行從探針到示波器的交流校準，且無需VNA或TDR等其他儀器。示波器通過輸出一個快速邊沿來進行交流校準。Agilent90000X系列示波器可輸出15ps邊沿來完整表征VSource、VIn和VOut(其中包括探頭負載特性)，并且可將測量所得信息合成到一個用于DDRBGA探測設置的定制校正濾波器。這種方法允許用戶對BGA探頭上的每個信號進行探測校正，并消除因制造變化而產生的探頭特性。
　　
　　DDRBGA探頭校正程序
　　
　　要想確定應用于單個探頭的校正，需要對探頭進行定性分析。進行DDRBGA探頭校正需要設置直通夾具，然后使用示波器進行交流校準。使用直通夾具設置BGA探頭的步驟為(圖2)：將焊珠應用于BGA探頭外行的所有接地(VSS)信號；將焊珠應用于BGA探頭上一個需要探頭校正的信號；通過在大塊陶瓷上輕輕摩擦BGA探頭，將焊珠弄平；切下兩塊z軸連接材料(彈性觸點)并將其用膠帶粘到直通夾具的兩端，以便在焊珠和直通夾具之間提供接觸；借助顯微鏡，將BGA探頭平整置于直通夾具的頂部。這樣，只有感興趣的信號接觸傳輸線，且所有接地珠通過彈性觸點連接到直通夾具的接地端；連接直通夾具與示波器的通道輸入端，并通過SMA電纜將CAL從示波器饋送到直通夾具；將探頭焊接到BGA探頭上的示波器焊盤，并連接到一個通道輸入端。Vin被定義為BGA探測點上BGA探頭加載的信號；VOut是BGA探頭輸出的信號；Vout/Vin校正，探頭輸出端信號是當前信號的表現，與探測時*一致。
　　
　　可以通過PrecisionProbe軟件使用安捷倫示波器進行交流校準。PrecisionProbe軟件通過Infiniinium系列示波器表征和補償定制探頭。PrecisionProbe表征BGA探頭的頻率響應(VOut/VIn或VOut/VSrc)，然后生成加載到示波器硬件的定制濾波器，從而確保BGA探頭具有平坦的頻率響應。DDRBGA探頭損耗將得到補償，并且示波器能夠實現更高的帶寬。除了頻率響應(幅度和相位)測量，PrecisionProbe還提供了交流校準過程中生成的阻抗圖，而且帶寬控制支持用戶使用濾波器移除不期望的高頻噪聲。該探頭校正方法可支持用戶仿真理想探頭，而無需耗費大量的工程時間和資金來進行設計。
　　
　　DDR技術低成本和低功耗的優點使其在移動應用領域廣受青睞。由于移動行業呈現出小尺寸、存儲器高數據傳輸速率的設計和技術發展特點，因此，如果沒有可以直接訪問DRAM焊珠上DDR信號的器件，存儲器驗證將很難完成。DDRBGA探頭可幫助存儲器設計人員訪問DDR信號，使用示波器來進行信號完整性測量，以確保產品符合JEDEC標準。雖然多數探測都以滿足被測信號帶寬要求為目的，但是尺寸及設計與制造成本等其他因素也需進行衡量。借助探頭校正工具(例如安捷倫PrecisionProbe)，存儲器設計人員通過使用現有DDRBGA探頭設計便可輕松過度到新的DDR技術。使用DDRBGA探頭測量高速存儲器(1600MT/s以上的DDR3和DDR4存儲器技術)需要使用PrecisionProbe軟件，以便擴展帶寬并增加信號完整性測試的裕量。生成傳遞函數模型時，需要關注源端和接收端阻抗、傳輸線長度、損耗和特性阻抗等極易影響性能的其他系統參數。使用這些器件評估波形(尤其是高比特率系統)，需要結合使用去嵌入軟件(如安捷倫PrecisionProbe)和InfiniiSim(波形變換工具套件)。